Paritätsgeneratoren und -prüfer2 Produkte
Geräte der Logikfamilie der Paritätsgeneratoren und -prüfer sind Bauteile auf Komponentenebene, die dazu verwendet werden, die Anzahl der in einem digitalen Wort auf 1 gesetzten Bits zu ermitteln und ein zusätzliches Paritätsbit zu erzeugen (oder zu prüfen), das anzeigt, ob die Anzahl der auf 1 gesetzten Bits im Wort gerade oder ungerade ist. Diese Funktion wird häufig als einfache Methode zur Erkennung von Datenfehlern eingesetzt, die während der Übertragung entstanden sein können.