Избегайте сбоя Tape-Out с помощью этого контрольный список HiSilicon

Успешный выход ленты-это не вопрос удачи. Вы достигаете этого через строгий, систематический процесс проверки. Это руководство содержит окончательный контрольный список для навигации по окончательным этапам выхода HiSilicon. Следуя этому контрольному списку обзора дизайна, вы минимизируете катастрофические ошибки в конструкции вашего чипа. Вы можете сэкономить миллионы на расходах на маски и избежать задержек в расписании. Этот процесс превращает ваш дизайн в успешный полупроводниковый продукт.

Перед полупроводниковой промышленностью стоит сложная задача. Недавние исследования показываютТолько 14% проектов достигают успеха первого кремния, что является низким уровнем за два десятилетия. Ваш дизайн и этот контрольный список могут превзойти эти шансы.

Используйте этот инструмент, чтобы повысить уверенность в ленте и добиться успеха на кремнии первого прохода для вашего следующего полупроводникового чипа.

Ключевые выходы

• Используйте сертифицированный комплект проектирования процессов (PDK) и одобренные IP-блоки. Это предотвращает серьезные проблемы на ранней стадии вашегоДизайн чипа.
• Часто выполните проверки правил проектирования (DRC) и макет против схемы (LVS). Это находит и исправляет производственные ошибки, прежде чем они станут большими проблемами.
• Проверьте электросеть и тепловые характеристики вашего чипа. Это гарантирует, что ваш чип работает хорошо и не перегревается.
• Проверьте время и качество сигнала вашего чипа. Это гарантирует, что ваш чип работает с правильной скоростью и правильно отправляет данные.
• ВыполнитьМоделирование с полным чипомИ дизайн для проверки испытаний (DFT). Это подтверждает, что ваш чип работает по плану и может быть легко протестирован после его производства.

ПРОВЕРКА ОБЗОРА ОСНОВНОГО ДИЗАЙНА:

Ваше путешествие к успешной записи начинается здесь. Эти первоначальные проверки не являются предметом переговоров. Многие сбои ленты происходят потому, что команды используютУстаревшие технологии или имеют плохое планирование. Этот базовый контрольный список для обзора дизайна поможет вам построить свой чип на прочной, проверенной базе. Следование этому контрольному списку предотвращает распространенные ошибки на ранней стадии процесса. Для успешного проектирования полупроводников необходима прочная основа.

Примечание:Использование несертифицированного Process Design Kit (PDK) или недоказанного блока интеллектуальной собственности (IP) является критической ошибкой. Это создает неизвестные риски, которые могут сорвать весь ваш проект.

ВЕРСИЯ PDK И IP:

Вы должны подтвердить, что используете правильную версию PDK для вашего целевого процесса. Ваш дизайн зависит от этого набора в соответствии с правилами производства. Затем проверьте каждый IP-блок в вашем дизайне. Это включает в себя процессоры, интерфейсы и другие компоненты сторонних производителей. Вам необходимо убедиться, что каждая версия IP одобрена для вашего конкретного полупроводникового проекта. Неадекватная проверка IP-адресов приводит к дорогостоящим ошибкам и переделкам.

ИНСТРУМЕНТ EDA И ПРОВЕДЕНИЕ ПОТОКА:

Ваши инструменты автоматизации электронного проектирования (EDA) создают чип. Вы должны убедиться, что каждый инструмент в вашем потоке является правильной версией, сертифицированнойХизиликон. Непоследовательные версии инструментов создают тонкие ошибки, которые трудно найти позже. Ваша проверка должна подтвердить:

• Все инструменты находятся в утвержденном списке.
• Весь проектный поток проходит без ошибок.
• Скрипты и автоматизация совместимы с версиями инструментов.

СОСТОЯНИЕ БИБЛИОТЕКИ И ЯЧЕЙКИ:

Последним шагом в этом контрольном списке проверки дизайна является проверка всех ваших библиотек. Ваш дизайн чипа использует эти библиотеки для основных строительных блоков. Вы должны проверить все стандартные ячейки,ПамятьКомпиляторы и библиотеки I/O. Подтвердите, что они соответствуют утвержденному списку HiSilicon для выбранного полупроводникового процесса. Эта проверка гарантирует, что физические элементы вашего чипа соответствуют логической конструкции, обеспечивая предсказуемую производительность и технологичность.

ФИЗИЧЕСКАЯ ПРОВЕРКА ЗНАК-ВЫКЛ:

Теперь вы достигли ядра физического выхода. Этот этап гарантирует, что ваш логический дизайн действительно может быть изготовлен. Думайте об этом как об окончательной проверке, прежде чем ваш дизайн будет отправлен в литейный цех. Каждая проверка должна быть «чистой» с нулевыми ошибками. Формальный обзор, часто документированный в «Форме обзора ленты», подтверждает, что каждое производственное правило выполнено. Ваша цель-получить идеальный результат.

Официальная проверка подписи для ленты HiSilicon обычно проверяет:

• Проверки подключения: Вы подтверждаете, что все необходимые соединения присутствуют и не имеют обрываемой цепи.
• Проверки короткого замыкания: Вы определяете и фиксируете любые закороченные узлы, особенно между питанием и землей.
• Компоновка против схемы (LVS): Вы сравниваете физический макет с исходной схемой, чтобы обеспечить идеальное соответствие.
• Электро-статический разряд (ESD): Вы убедитесь, что конструкция имеет адекватную защиту от событий ESD.

ПРОВЕРКА ПРАВИЛА ДИЗАЙНА (ДРК):

Проверка правил проектирования (DRC)-это ваш первый и самый важный производственный тест. Он проверяет, что компоновка соответствует определенным геометрическим ограничениям литейного завода для выбранного полупроводникового процесса. Эти правила регулируют расстояние, ширину и другие физические свойства. Чистый отчет о ДРК не подлежит обсуждению.

Чтобы избежать серьезных проблем, вы должныЗапустить ДРК рано и часто. Не ждите до последних дней перед запиской. Лучшие практики для чистого дизайна включают в себя:

• Запустите DRC после размещения электросети, чтобы найти и исправить проблемы на ранней стадии.
• Выполните еще одну проверку после размещения всех ячеек для проверки трассы и расстояния.
• Выполните полный запуск DRC, как только маршрутизация сигнала будет завершена, чтобы проверить весь дизайн.

Этот итеративный подход помогает вам ловить ошибки, когда их легче исправить, обеспечивая более плавное окончательное подписание.

СХЕМАТИЧЕСКАЯ ВЕРСУС ПЛАНИРОВКИ (LVS):

Компоновка против схемы (LVS) подтверждает, что ваша физическая компоновка электрически идентична исходному схематическому дизайну. Это окончательная проверка фактов для вашей работы по внедрению. LVS гарантирует, что разработанная вами схема является той же, которую вы собираетесь построить. Чистый отчет LVS означает, что ваш макет имеет правильные компоненты и соединения.

Распространенные ошибки LVS часто включают шорты или открытия.

• ШортыВозникают при соприкосновении двух разных сетей. Ваш отчет LVS покажет меньшее количество нетто в макете, чем в исходной схеме.
• ОткрываетПроисходит, когда части одной сети не подключены. Это может привести к плавающим затворам и отказу микросхемы. Ваш отчет LVS покажет более высокое количество чистых в макете.

Вы также можете столкнутьсяНесоответствия устройств, например, когда файл GDS IP не соответствует его списку сетей. Запуск LVS на отдельных IP-сетях перед их интеграцией в дизайн верхнего уровня может предотвратить эти сюрпризы.

ПРОВЕРКИ АНТЕННЫ И ERC:

Проверка антенны защищает вашу конструкцию от повреждений во время производственного процесса. Длинные металлические межсоединения могут накапливать заряд во время плазменного травления, потенциально разрушая транзисторные затворы. Проверка антенны определяет и сигнализировать эти уязвимые сети поэтому вы можете добавить защитныйДиодыИли разорвите длинные провода.

Проверка электрических правил (ERC) ищет другие электрические проблемы, не охваченные DRC или LVS. К ним относятся:

• Плавающие n-колодцы или субстраты.
• Отсутствует хорошо краны.
• Неправильные соединения питания и заземления.

Забыть о добавлении клеток-наполнителей может привести к разрыву непрерывности, что приведет к открытию питания, которое может обнаружить ERC. Эти проверки жизненно важны для электрической надежности вашей полупроводниковой конструкции.

ПЛОТНОСТЬ И ВАЛИДАЦИЯ ЗАПОЛНЕНИЯ:

Для литейных изделий требуется определенный диапазон плотности металла по всему чипу. Это обеспечивает однородность во время химико-механической полировки (CMP), ключевого этапа производства. Если плотность слишком низкая или слишком высокая в области, это может привести к неровной поверхности и потере урожая.

Для выявления регионов, нарушающих эти правила, необходимо выполнить проверку плотности. Чтобы исправить области с низкой плотностью, вы добавите нефункциональные металлические формы, известные как «металлическая заливка». Инструмент «Место и маршрут» может делать это автоматически, но вы должны убедиться, что окончательный заполненный проект соответствует всем требованиям плотности без создания новых DRC или нарушений сроков.

ВЫКЛ-ПРОВЕРКА ПИН GRID:

Это простая, но необходимая проверка. Он проверяет, что все контакты на ваших блоках и дизайне верхнего уровня размещены на правильной производственной сетке. Если штифт не подключен к сети, автоматизированные инструменты на литейном цехе могут быть не в состоянии подключиться к нему. Эта небольшая ошибка может сделать весь блок или даже весь чип непригодным для использования. Вы должны выполнить эту проверку, чтобы убедиться, что каждая точка подключения идеально выровнена.

ОТДЕЛКА ЧИПА И КОЛЬЦО УПЛОТНЕНИЯ:

Обработка чипов-это последний шаг в создании вашего файла GDSII. Это включает в себя добавление уплотнительного кольца, линий писца и любого необходимого текста или логотипов. Уплотнительное кольцо представляет собой металлическую конструкцию по периметру матрицы. Он защищает внутреннюю схему от влаги и загрязнений, которые могут попасть с края матрицы после ее отрезания от пластины. Вы должны убедиться, что уплотнительное кольцо правильно сконструировано и подключено к источнему питания или заземления в соответствии с рекомендациями HiSilicon для вашего дизайна.

ПРОИЗВОДИТЕЛЬНОСТЬ И ЗНАК ПИТАНИЯ:

После подтверждения того, что ваш дизайн является производимым, вы должны убедиться, что он работает как ожидалось. Эта ступень проверки производительности и мощности гарантирует, что ваш чип соответствует целевым показателям скорости, мощности и надежности. Дизайн, который физически правильный, но не соответствует целям производительности, все еще является провалом. Вы должны тщательно анализировать каждый аспект динамического поведения вашего чипа.

СТАТИЧЕСКИЙ АНАЛИЗ ВРЕМЕНИ (STA):

Статический анализ времени (STA) является краеугольным камнем проверки производительности. Вы используете его, чтобы подтвердить, что ваш дизайн может работать на целевой частоте в любых условиях. STA проверяет нарушения синхронизации без запуска полного моделирования. Он вычисляет задержки распространения сигнала по каждому пути в вашей конструкции.

Ваш анализ должен охватывать ключевые показатели производительности.

• Задержка: Это время, необходимое для завершения операции. STA помогает определить пути, которые способствуют высокой задержке.
• Полоса пропускания: Это измеряет пропускную способность данных. Время встречи имеет важное значение для достижения требуемой полосы пропускания в вашем дизайне.

Современные полупроводниковые процессы вносят значительные изменения. Ваш STA должен учитывать эти эффекты.

Расширенные инструменты STA используютАнализ статистических вариаций на кристалле (SOCV)Моделировать эти различия процесса. Для перекрестных помех вам понадобитсяПолный механизм анализа СИ, который вычисляет все соответствующие временные окна и их перекрытия. Это гарантирует, что ваши измерения времени будут точными и надежными.

АНАЛИЗ РЕШТКИ МОЩНОСТИ (ИК/ЭМ):

Ваша электрическая сеть-это кровеносная система вашего чипа. Анализ электрической сети проверяет ее целостность. Вы должны проверить наличие двух критических проблем: ИК-падение и электромиграция (EM).

• Падение иК: Когда ток протекает через металлическую сетку, напряжение падает из-за сопротивления. Чрезмерное падение ИК может замедлить клетки, вызывая сбои синхронизации. Ваш анализ должен подтвердить, что каждая ячейка получает достаточное напряжение.
• Электромиграция (ЭМ): Высокая плотность тока может физически перемещать атомы металла в ваших проводах с течением времени. Это может привести к открытию или короткой работе, что приведет к отказу чипа. Вы должны убедиться, что ваша энергосистема достаточно надежна, чтобы выдерживать пиковые токи без ухудшения.

Проведение этого анализа с реалистичными сценариями переключения имеет решающее значение для точной оценки вашей сети подачи электроэнергии.

ПРОВЕРКА ДОМЕНА ПИТАНИЯ:

Современные SoC используют несколько областей мощности для управления энергопотреблением. Вы должны убедиться, что эти домены работают правильно. Ошибка здесь может привести к повреждению данных или необратимому повреждению. Ваша проверка должна подтвердить структурную и функциональную корректность вашей стратегии управления питанием.

Вам необходимо выполнить несколько критических проверок для вашей конструкции области электропитания.

• Убедитесь, что каждый сигнал пересечения между областями питания имеет правильную ячейку изоляции или переключатель уровня.
• Убедитесь, что часы или сеть сброса не пересекают переключатель.
• Выполните проверки DRC и LVS с информацией о напряжении для проверки подключения силовой рейки.
• Убедитесь, что отключение домена питания не нарушает соединение между другими активными IP-блоками.

Ваша цель-Убедитесь, что домен правильно восстанавливает свое состояние после последовательности включения питания. Вы также должны убедиться, что неправильная последовательность не повреждает регистры хранения. Достижение высокого охвата для событий включения и отключения питания имеет важное значение для надежной конструкции.

ТЕПЛОВЫЙ И ГОРЯЧИЙ АНАЛИЗ:

Высокая производительность выделяет тепло. Чрезмерное нагревание может ухудшить производительность и сократить срок службы вашего полупроводникового устройства. Необходимо выполнить термический анализ для выявления и смягчения потенциальных горячих точек. Горячая точка-это небольшая область на чипе, которая становится значительно горячее, чем ее окружение.

Расширенный термический анализ используетТепловая модель чипа (CTM).

• CTM делит чип на мелкую сетку.
• В нем подробно указана выходная мощность каждого квадрата сетки в зависимости от температуры.
• Этот метод точно предсказывает местоположение тепловых горячих точек.

Как только вы определите горячие точки, вы можете использовать такие методы, какДинамическое масштабирование напряжения и частоты (DVFS)Управлять ими. Это включает в себя настройку напряжения и частоты чипа в режиме реального времени для контроля температуры.

АНАЛИЗ ЦЕЛОСТНОСТИ СИГНАЛА:

Анализ целостности сигнала (SI) гарантирует, что сигналы передаются от водителя к приемнику. Плохая целостность сигнала может привести к ошибкам данных, особенно на высокоскоростных интерфейсах. Вы должны анализировать критические сети для таких проблем, как перекрестные помехи, шум и отражения.

Этот анализ имеет жизненно важное значение для высокоскоростных интерфейсов, таких как:

• УСБ
• Hdmi
• Дисплейпорт
• Ethernet

Основным инструментом для SI знак-офф является глаз диаграмма. Чистый и открытый «глаз» указывает на здоровый сигнал. Ваши критерии входа должны включать нольМаска для глаз нарушения. Вы также будете измерять ключевые параметры, такие какВысота глазДля допустимого шума иШирина глазДля временной границы. Анализ дрожания и уровней напряжения подтверждает, что приемник может надежно интерпретировать входящие данные.

ЗНАК СИСТЕМЫ И НАДЕЖНОСТИ:

Этот заключительный этап подтверждает, что вся ваша система работает вместе и надежна для длительного использования. Вы уже проверили отдельные части. Теперь вы должны проверить полную конструкцию полупроводника. Эта всесторонняя проверка гарантирует, что ваш чип не только технологичный и производительный, но и функционально правильный и надежный. Это ваш последний важный шаг перед окончательным подписью.

ФУНКЦИОНАЛЬНОЕ МОДЕЛИРОВАНИЕ ПОЛНОГО ЧИПА:

Вы должны убедиться, что ваш полный дизайн работает как задумано. Это предполагаетЗапуск сценариев на уровне приложений для обеспечения правильного взаимодействия программного и аппаратного обеспечения. Вы должны запустить несколько типов тестов, чтобы раздвинуть свой дизайн до предела.

• Основные тестыПодтвердите основную функциональность с помощью простых пакетов данных.
• Стресс тестыИспользуйте экстремальные, но допустимые данные для проверки границ производительности.
• Случайные тестыКормите разнообразные данные для выявления неожиданных проблем.
• Тесты ошибокПроверьте, как ваш дизайн обрабатывает недопустимые входы.

МОДЕЛИРОВАНИЕ ВОРОТА-УРОВНЯ (GLS):

Моделирование на уровне ворот необходимо для ловли ошибок, которые пропускают RTL-симуляции. GLS использует список подключений после синтеза, что дает вам более точное представление об окончательном оборудовании. Это имеет решающее значение для поиска проблем, связанных со сроками.

GLS-ваш лучший инструмент для выявления таких проблем, какНарушения времени, условия гонки и сбои сигнала, вызванные задержками ворот. Вы должны запускать моделирование с данными синхронизации и без них (SDF) для проверки последовательностей сброса и проверки на наличие нарушений настройки и удержания.

ДИЗАЙН ДЛЯ ТЕСТА (DFT) ЗНАК-ВЫКЛ:

Ваш дизайн должен быть проверяемым после изготовления. Design for Test (DFT) включает в себя добавление структур, которые помогают автоматизированным тестерам находить дефекты. Для успешного полупроводникового продукта вы должны достичь высокого покрытия неисправностей. Отраслевые цели часто требуютБолее 99% покрытия для застрявших неисправностей и более 90% для неисправностей при скоростном переходе. Достижение этих целей является ключом к поставке высококачественного полупроводника.

ЭСД И ПРОВЕРКА ЗАДЯЖКИ:

Вы должны защитить свой чип от электрических опасностей. Электростатический разряд (ESD) и проверки защелки подтверждают, что ваш дизайн включает в себя адекватную схему защиты. Это гарантирует, что ваше устройство сможет выдержать статические удары во время работы и не перейдет в разрушительное сильнотоковое состояние во время работы.

ЗАКЛЮЧИТЕЛЬНЫЙ ПАКЕТ ДОСТАВКИ GDSII:

Это ваш окончательный результат на литейном производстве. Пакет GDSII содержит полную физическую компоновку вашего чипа. Вы должны убедиться, что пакет правильно отформатирован и включает в себя все необходимые файлы и документацию в соответствии со спецификациями HiSilicon.

---

Этот всеобъемлющий контрольный список обзора дизайна охватывает критические домены для вашей ленты HiSilicon. Ваш дизайн требует физической, производительности и функциональной проверки. Вы можете преобразовать свой процесс выхода ленты с помощью этого контрольного списка. Это превращает рискованные игры в предсказуемую инженерную веху для вашего полупроводникового дизайна.

Дисциплинированный подход к проектированию полупроводников-самый надежный путь. Вы можете добиться успеха в первый раз в полупроводнике. Это обеспечивает качественный полупроводниковый дизайн.

Часто задаваемые вопросы

Что является самой большой ошибкой в процессе записи?

Самая критическая ошибка-использование несертифицированного PDK или неутвержденной версии IP. Эта ошибка создает неизвестные риски. Вы строите свой дизайн на нестабильном фундаменте, что может привести к катастрофическому отказу и серьезным задержкам.

Как часто следует проводить проверки правил проектирования (DRC)?

Вы должны часто запускать DRC, а не только в конце. Выполните проверки после ключевых этапов:

• Создание электросети
• Размещение ячеек
• Окончательная маршрутизация сигнала

Этот итеративный процесс помогает находить и устранять производственные нарушения на ранней стадии, экономя значительное время.

Почему симуляция гейт-уровня (GLS) так важна?

GLS проверяет сроки вашего дизайна после синтеза. Он находит критические ошибки, которые пропускают симуляции RTL, такие как условия гонки или сбои из-за задержек ворот. Перед производством необходимо запустить GLS, чтобы убедиться, что ваше оборудование работает именно так, как задумано.

Что произойдет, если вы пропустите небольшой чек?

Даже незначительная оплошность может привести к полному отказу ленты. Например, один вывод вне сетки может сделать блок непригодным для использования. Нарушение пропущенной антенны может разрушить транзистор. Каждая проверка в этом списке имеет важное значение для успеха первого прохождения кремния.✅