Ваш контрольный список обзора дизайна Pre-Tapeout для чипов HiSilicon

Этот контрольный список для обзора дизайна-ваш важный инструмент для успешного выхода ленты HiSilicon. Вам нужен структурированный процесс, чтобы предотвратить образование дорогостоящего кремния. Дисциплинированный подход к проверке дизайна гарантирует, что ваш дизайн соответствует срокам проекта.

Отраслевые исследования показывают сложную реальность:Более 50% сложных проектов по проектированию System-on-Chip требуют повторного вращения. Ваша проверка дизайна должна быть безупречной.

Этот контрольный список направляет ваш дизайн через критическую физическую, временную, мощную и функциональную проверку. Это поможет вам добиться уверенного оформления дизайна. После этого процесса укрепляет уверенность в вашем окончательном дизайне.

Ключевые выходы

• Хороший контрольный список поможет вам избежать ошибок, прежде чемИзготовление чипа. Это экономит деньги и время.
• Вы должны проверитьВаш чипЭто физический дизайн. Это включает в себя проверку макета, правил и электрических частей.
• Вам нужно проверить, как быстро работает ваш чип и сколько энергии он использует. Это гарантирует, что он работает правильно.
• Вы должны проверить все функции вашего чипа. Это подтверждает, что он делает то, что должен, и использует правильные инструменты.

ОСНОВНОЙ ПРОВЕРКА ОБЗОРА ДИЗАЙНА: ФИЗИЧЕСКИЙ И ЭЛЕКТРИЧЕСКИЙ ЗНАК

В этой части контрольного списка обзора дизайна подробно перечислены основные проверки вашего дизайна. Это-Критический контрольный пункт контроля качестваПеред изготовлением.Строгая физическая проверка предотвращает проблемы с производительностью и отказ устройства. Вы должны пройти эту проверку, чтобы убедиться, что ваш макет электрически надежен и соответствует производственным правилам HiSilicon для успешного подписания.

LVS (СХЕМАТИЧЕСКАЯ ПЛАНА ВЕРСУС)

Проверка компоновки против схемы (LVS) подтверждает, что ваша физическая компоновка точно соответствует окончательному списку подключений схемы. Ваш инструмент LVS пометит несколько распространенных ошибок, которые создают несоответствия в дизайне.

• Шорты и Открывает: Эти ошибки указывают на неправильные или отсутствующие связи между сетями.
• Несоответствие параметров: Ваш инструмент обнаружит расхождения в параметрах устройства, таких какШирина, длина или M-коэффициент транзисторовМежду макетом и схемой.
• Отсутствует или дополнительные устройства: Проверка LVS гарантирует, что каждый компонент схемы существует в макете, и никаких дополнительных устройств не было добавлено.

ДРК (ПРОВЕРКА ПРАВИЛА ДИЗАЙНА)

Проверки правил проектирования (DRC) используются для проверки соответствия компоновки определенным правилам геометрии и плотности HiSilicon.Автоматизированные инструменты DRC используют Process Design Kit (PDK)Чтобы проверить свой дизайн на наличие производственных ограничений. Этот этап проверки имеет важное значение для урожайности и надежности.

Проверки правил проектирования бегаГарантирует, что ваш дизайн соответствует возможностям производителя. Это выравнивание поможет вам достичь правильного дизайна с первой попытки.И сводит к минимуму итерации с литейным цехом.

ERC (ПРОВЕРКА ЭЛЕКТРИЧЕСКОГО ПРАВИЛА)

Проверка электрических правил (ERC) выявляет критические электрические проблемы, которые могут пропустить инструменты LVS или DRC. Эта проверка фокусируется на электрической связи вашего дизайна. Проверка электрических правил имеет жизненно важное значение для предотвращения функциональных сбоев. Общие найденные проблемы включают:

АНТЕННА И ПРОВЕРКИ ESD

Эта проверка обращается к «эффекту антенны», также известному какИндуцированное плазмой повреждение затвора оксидом. Это происходит когдаЗаряд накапливается на длинных металлических соединенииВ процессе изготовления чипа. Этот собранный заряд может стать достаточно большим, чтобы разрушить тонкий оксидный слой затвора транзистора, что приведет к необратимому повреждению конструкции. Ваша окончательная проверка должна подтвердить, что конструкция включает защитные меры для предотвращения этого риска надежности. Эта последняя проверка в контрольном списке имеет решающее значение для долгосрочного здоровья устройства.

СРОКИ, МОЩНОСТЬ И ЗНАК ЦЕЛОСТНОСТИ СИГНАЛА

Ваш дизайн должен соответствовать целевым показателям производительности при любых условиях эксплуатации. Этот раздел контрольного списка обзора проекта охватывает критический анализ, необходимый для успешного определения времени и отключения питания.Единая среда проверки имеет решающее значение. Это позволяет моделировать сеть подачи питания вместе с сигналами для получения точных результатов. Этот комплексный подход помогает вашему дизайну сходиться на каждом этапе.

СТА (СТАТИЧЕСКИЙ АНАЛИЗ ВРЕМЕНИ)

Статический анализ синхронизации (STA) используется для проверки соответствия проекта временным ограничениям без выполнения полного динамического моделирования. Эта проверка проверяет установку и удержание нарушений на миллионах путей. Инструмент STA определяет пути, которые являются слишком медленными (настройка) или слишком быстрыми (удержание).

Общие методы исправления нарушений настройки в вашем дизайне включают в себя:

• Обновить ячейки: Использование больших ячеек драйвера может ускорить путь.
• Вставить буферы: Добавление буферов может уменьшить задержку на длинных проводах.
• Использовать нижние ячейки Vt: Замена стандартных ячеек на ячейки с низким пороговым напряжением (LVT) уменьшает задержку, но увеличивает мощность утечки.

Помните, что исправления нарушений настройки и удержания часто являются противоположностями. Например, добавление буфера может исправить нарушение установки, в то время как удаление может исправить нарушение удержания в дизайне. Это делает анализ времени осторожным балансирующим актом.

АНАЛИЗ ПИТАНИЯ (ИК-КАПЕЛЬ И ЭМ)

Вы должны проанализировать свой дизайн для целостности власти. Такой анализ предотвращает сбои в работе.Чрезмерное падение ИК, падение напряжения в электросети, может вызвать серьезные проблемы.Эти проблемы включаютФункциональные сбои, при которых триггер может переключаться неправильно. Это также может привести к задержкам, которые приводят к нарушениям сроков при проектировании.

Электромиграция (ЭМ) является еще одной серьезной проблемой надежности. Это постепенное ухудшение металлических межсоединений.Этот процесс может сузить провода, увеличить сопротивление и ухудшить падение ИК. Ваш поток проверки ЭМ должен использовать модели, основанные на физике, для прогнозирования долгосрочной надежности вашей конструкции и предотвращения раннего отказа чипа.

СИ (ЦЕЛОСТНОСТЬ СИГНАЛА) АНАЛИЗ

Анализ целостности сигнала (SI) является критическим требованием для вашего высокоскоростного проектирования. Даже незначительный сбой или задержка может нарушить работу всей системы.Проверка СИ обеспечивает перемещение сигналов от водителя к приемнику без недопустимых искажений. Основными причинами возникновения проблем СИ являютсяСвязь электромагнитного поля, которая создает перекрестные помехи между соседними трасс.

Чтобы смягчить такие проблемы, как звон и превышение, вы можете добавить резистор последовательного завершения. Это помогает гасить колебания на сигнальной линии.Правильный анализ времени, мощность и проверка СИ имеют важное значение. Они гарантируют, что ваш дизайн будет функциональным, надежным иГотов к скотч-аут. Достижение мастерства в анализе синхронизации целостности сигнала обеспечивает энергоэффективную и надежную конструкцию.

ФУНКЦИОНАЛЬНАЯ ПРОВЕРКА & ЗАКЛЮЧИТЕЛЬНЫЙ ЗНАК

Теперь вы находитесь на последних воротах контрольного списка обзора дизайна. Этот этап подтверждает, что ваш чип работает именно так, как указано.Полный процесс функциональной проверки-ваша лучшая стратегия для предотвращения попадания конструктивных недостатков в производство. Это позволяет выявлять и устранять ошибки на ранней стадии, экономя значительное время и ресурсы.Ваша цель-уверенныйОкончательное подписание-офф, Гарантируя, что дизайн зрелый и готовый к лете.

ФУНКЦИОНАЛЬНОЕ & ЗАКРЫТИЕ КОДА

Вы должны подтвердить, что ваш дизайн соответствует всем функциональным требованиям. Функциональная проверка-это процесс, который гарантирует, что ваш продукт работает так, как задумано. Вы используете метрики покрытия для измерения качества вашей проверки. Ключевые показатели включают:

• Покрытие кода: Это измеряет, если ваши тесты выполняютсяКаждая строка, ветвь и условие в RTL-коде.
• Функциональное покрытие: Эта определяемая пользователем метрика подтверждает, что вы протестировали все указанные функции и угловые сценарии дизайна.

Достижение 100% охвата является основной целью ваших усилий по функциональной проверке. Этот шаг закрытия гарантирует, что вы получите надежную проверку дизайна и устраните все критические ошибки.

ПРОВЕРКА НИЗКОЙ МОЩНОСТИ

Современные чипы требуют сложных функций с низким энергопотреблением. Вы должны проверить эти функции, чтобы предотвратить сбои.Унифицированный формат питания (UPF)Это стандарт для этой задачи. Вы используете UPF, чтобы указать намерение мощности вашего дизайна, включаяДомены электропитания, правила изоляции и переходы состояния электропитания. Это позволяет инструментам проверки проверять, что механизмы управления мощностью в вашем дизайне работают правильно. Успешная проверка с низким энергопотреблением гарантирует, что ваш дизайн будет одновременно функциональным и энергоэффективным.

ВЕРСИЯ ИНСТРУМЕНТА & PDK

Это очень важная административная проверка. Вы должны подтвердить, что при каждом окончательном запуске проверки использовались точные версии инструмента и Process Design Kit (PDK), одобренные HiSilicon. Использование несоответствующей версии может аннулировать ваши результаты. Быстрая проверка файлов журналов и отчетов подтверждает соответствие. Этот простой шаг предотвращает дорогостоящее недопонимание с литейным заводом и гарантирует, что ваши проектные данные действительны.

ЗАКЛЮЧИТЕЛЬНЫЙ ДИЗАЙН И ЦЕЛОСТЬ ДАННЫХ GDSII

Ваше последнее действие-обеспечить окончательные производственные данные. Вы создаете файл GDSII, который является планом для вашего дизайна. Перед отправкой этого файла необходимо выполнить проверки целостности, такие как контрольные суммы. Это подтверждает, что данные не были повреждены. Этот последний этап проверки гарантирует, что литейный завод получит точный одобренный вами дизайн, защищая целостность всего проекта.

---

Вы рассмотрели полный контрольный список обзора дизайна. Этот контрольный список-ваш самый надежный путь к успешной ленте-аут. Ваша проверка дизайна гарантирует качественный дизайн. Полный процесс проверки создает уверенность в вашем окончательном дизайне. Эта дисциплинированная проверка дает вам надежный дизайн, готовый к подписанию.

Следуя этому процессу, ваш дизайн является краеугольным камнемПервый проход silicon success. Вы минимизируете риски и обеспечите превосходный дизайн. Ваш дизайн будет соответствовать всем целям проекта.

Часто задаваемые вопросы

Почему LVS так важен для ленты HiSilicon?

Вы используете Layout Versus Schematic (LVS), чтобы гарантировать, что ваша физическая компоновка идеально соответствует утвержденной схеме схемы. Эта проверка предотвращает фундаментальные ошибки, такие как короткие замыкания, открытия или неправильные компоненты. Чистый отчет LVS является не подлежащим обсуждению требованием для успешного завершения работы с любым литейным заводом, включая HiSilicon.

Как вы настраиваете баланс и фиксируете время?

Вы должны подходить к закрытию времени как к осторожному балансированию. Исправления нарушений настройки и удержания часто имеют противоположные эффекты. Например, добавление буфера может исправить нарушение установки, но может создать нарушение удержания. Ваша цель-найти оптимальное решение для всех временных путей.

Что произойдет, если вы используете неправильную версию PDK?

Использование неправильной версии Process Design Kit (PDK) аннулирует результаты проверки. Ваш дизайн может потерпеть неудачу в производстве, потому что он не был проверен по окончательным правилам HiSilicon. Вы всегда должны подтверждать, что используете одобренные литейным производством версии PDK и инструмента, чтобы избежать дорогостоящего респина кремния.

Про подсказка💡: Всегда дважды проверяйте свои журналы запуска и скрипты для получения информации о версии перед окончательным подпислением. Этот простой шаг сохраняет целые проекты.

Что является главной целью этого контрольного списка?

Этот контрольный список предоставляет структурированный путь к успешной записи. Ее основными целями являются:

• Минимизируйте риск дорогостоящих ошибок проектирования.
• Убедитесь, что ваш чип соответствует всем функциональным требованиям, срокам иТребования к питению.
• Создайте уверенность для успеха силиконового первого прохода.