Generadores y verificadores de paridad2 Productos
Los dispositivos de la familia lógica de generadores y verificadores de paridad son dispositivos a nivel de componente utilizados para evaluar el número de bits con valor 1 en una palabra digital y generar (o evaluar) un bit de paridad adicional que indica si el número de bits con valor 1 en la palabra es par o impar. Esta función se utiliza comúnmente como un medio sencillo para detectar errores de datos que pueden haberse introducido durante la transmisión.