اجتناب از خرابی نوار با این فهرست بررسی هیسیلون

يه نوار موفقيت به شانس نيست تو از طریق یک فرآیند محکم و سیستماتیک به دست می آوری این راهنما لیست بررسی قطعی برای نخستین مرحله نهایی هیسیلیکان را فراهم می کند. بعد از این طراحی فهرست بررسی اشکال فاجعه ای در طراحی چیپ شما کمینه می کند. می توانید میلیون ها نفر را در هزینه ی ماسک نگه دارید و از ماه ها تاخیر زمانی جلوگیری کنید. این فرآیند طراحی شما را به یک محصول نیمه ی موفق تبدیل می کند.

صنعت نيمه راهنمايي با چالش سختي روبرو ميشه تحصیلات اخیرفقط 14 درصد از پروژه ها موفقيت اول رو به دست ميارن. طراحي شما و اين ليست چک ميتونه اين احتمال ها رو شکست بده

از اين ابزار استفاده کنيد تا اعتماد ضبط کند و به موفقيت اول عبور سيليکون براي تراشه بعدي به نيمه راهنمايي کنيد.

حذف کلید

• استفاده از یک کیت طراحی پردازش (PDK) و بلوکهای IP تایید شده. این جلوی مشکلات بزرگی از اوایل تون جلوگیری میکنهطراحی تراشه.
• بررسی قوانین طراحی (DRC) و طرح بندی Versus Schematic (LVS) اغلب. این اشتباهات تولید پیدا و تعمیر میکنه قبل از اینکه به مشکلات بزرگی تبدیل بشن.
• برق تراشه و عملکرد حرارت رو چک کن اين اطمينان ميده که چيپ شما خوب کار ميکنه و گرم نميکنه
• زمان و سيگنال تراشه ات رو تاييد کن اين مطمئن ميشه که تراشه شما با سرعت درست کار ميکنه و اطلاعات درست ميفرسته
• اجراشبیه سازی تمام چیپو طراحی برای آزمایش (DFT). این تایید می کند که تراشه شما طبق برنامه ریزی شده است و می تواند به راحتی بعد از ساخت آن آزمایش شود.

:پس :

سفرتون به يه نوار موفقي اينجا شروع ميشه اين چک هاي اوليه قابل مذاکره نيستن بسیاری از شکست های نوار رخ می دهند زیرا تیم ها استفاده می کنند.تکنولوژی تاریخ شده یا برنامه ریزی ضعیف. این لیست بررسی طراحی بنیادی به شما کمک می کند تا تراشه خود را روی یک پایه ی محکم و تأیید شده بسازید به دنبال این لیست بررسی جلوگیری از خطاهای مشترک در اوایل فرایند می کند. یک بنیاد قوی برای طراحی نیمه ی موفق ضروری است.

یادداشت:با استفاده از یک کیت طراحی نشده فرایند (PDK) یا یک امثال هوشی نشده (IP) بلوک يه اشتباه مهميه این ریسک های ناشناخته رو معرفی میکنه که میتونه کل پروژه شما رو از دست بده

:پلک و آزمايشگاه :

شما باید تایید کنید که از نسخۀ PDK درست برای فرایند هدف خود استفاده می کنید. طراحي شما به اين جعبه براي توليد قوانين بعد، هر بلوک آي پي تو طراحي شما رو تاييد کن این شامل پردازنده ها، واسطه ها و دیگر اجزای سوم هستند. شما باید بررسی کنید که هر نسخه ای آی پی برای پروژه ی نیمه راهنمایی شما تایید شده است. اعتبار ناکافی IP ها منجر به حشرات گرانبها و دوباره کار می شود.

ارتباط برقرار کننده و ارتفاع:

ابزارهای خودکار طراحی الکترونیکی (EDA) شما تراشه را ساخت. باید اطمینان داشته باشید که هر ابزار در جریان خود نسخۀ درستی است که توسط گواهی شده استسلام سیلیکون. نسخه های ابزار ناسازگاری خطاهای زیرکانه ایجاد می کنند که بعداً دشوار است. اعتبار شما باید تایید شود:

• همه ابزارها تو ليست تاييد شده هستن
• تمام طراحی بدون خطا اجرا می شود.
• دست نوشته ها و اتوماتیک با نسخه های ابزار سازگار هستند.

: . .

مرحله نهايي توي اين ليست بررسي طراحي اينه که تمام کتابخانه هاتون رو تاييد کنيم طراحی چیپ شما از این کتابخانه ها برای ساختمان های ابتدایی استفاده میکنه شما بايد همه سلول هاي استاندارد رو چک کنيدحافظهکامپایلرها و کتابخانه های I/O تاييد ميکنن که اونا ليست تاييد شده هي سيلينکون رو براي فرآيند نيمه افکار برگزيده این چک تضمین می کند که عناصر فیزیکی تراشه شما با طراحی منطقی با عملکرد قابل پیش بینی و تولید قابل تولید مطابقت دارد.

:

شما الان به هسته امضای فیزیکی رسیدید این مرحله مطمئن می شود که طراحی منطقی شما در واقع می تواند تولید شود. به عنوان آخرين بازرسي فکر کنيد قبل از اينکه طراحي شما به بنيانگاس فرستاده بشه هر چک باید با خطاهای صفر " پاک" باشد. یک بازدید رسمی که اغلب در یک فرم بررسی ثبت شده است، تایید می کند که هر قانون تولید انجام شده است. هدفت اينه که يه امتياز عالي پيدا کني

یک بازدید رسمی برای یک نوار HiSilicon به طور معمول تایید می کند:

• بررسی های اتصال: شما تایید می کنید تمام ارتباط های لازم وجود دارند و هیچ مدار بازی ندارید.
• بررسی های مداری کوتاه: شما هر گره کوتاهی را شناسایی و درست می کنید، مخصوصا بین زمین و زمین.
• طرح بندی versus Schematic) LLS (: شما طرح بندی فیزیکی را با نقشه اصلی مقایسه می کنید تا یک تطابق کامل باشد.
• اخراج الکترو- استایشی) ESD (: شما تایید می کنید که طرح محافظت کافی در برابر رویدادهای ESD دارد.

:

بررسی قوانین طراحی (DRC) اولین و حیاتی ترین آزمون تولید شماست. این تأیید می کند که طرح بندی شما با محدوده های هندسی برای فرایند نیمه ی افکارگر برگزیده می شود. این قوانین فضایی ، عرض و دیگر ویژگی های فیزیکی را اداره می کنند. يک گزارش تميز ديRC غير قابل مذاکره است

برای جلوگیری از مشکلات بزرگ، باید بهتر باشهاجرای DRC زود و اغلب زود. تا آخرين روز قبل از نوار ضبط نشون بهترین تمرین طراحی پاک عبارتند از:

• بعد از قرار دادن شبکه برق رو براي پيدا کردن و تعمير کردن زودتر
• یک بررسی دیگر پس از جایی همۀ سلولها برای وارسی ترازی و فاصله گذاری.
• به محض اينکه مسير سيگنال تموم بشه براي بررسي کل طراحي

این روش تقسیم به شما کمک می کند که اشتباهات را دریافت کنید وقتی که آنها را ساده تر است، اطمینان می دهد که امضای نهایی راحت تر می شود.

: . .

طرح بندی Versus Schematic (LVS) تایید می کند که طرح بندی فیزیکی شما به لحاظ الکتریکی شبیه طرح اصلی شما است. این بررسی نهایی برای انجام اجرای شما است. LVS مطمئن می شود که مداری که شما طراحی کردید همونی است که شما در حال ساختن هستید. یک گزارش پاک LVS به این معناست که طرح بندی شما مولفه ها و اتصال های درست را دارد.

خطای مشترک LVS اغلب شامل شورت یا باز می شوند.

• کوتاه هاوقتي دو تا تور مختلف لمس ميشه گزارش LVS شما یک شمار شبکه پایین تر در طرح بندی نسبت به طرحوارۀ منبع نشان می دهد.
• باز می کنهوقتی اتفاق افتاد که بخشی از یک شبکه متصل نشده باشند. این می تواند منجر به دروازه های شناور و شکست تراشه شود. گزارش LVS شما تعداد شبکه بیشتری در طرح بندی نشان می دهد.

همچنین می توانید با هم روبرو شویدتطبیق دستگاه ، مانند هنگامی که پروندۀ GDS یک IP مطابقت ندارد فهرست شبکه اش. اجرای LVS بر روی IP های شخصی قبل از اینکه آنها را به طراحی سطح بالایی طراحی می تواند از این سورپرایز جلوگیری کند.

"آنتنا" و ارتش:

بررسي هاي آنتن از طراحي شما در طول فرايند توليد محافظت ميکنه ارتباطات فلز طولانی می تواند در طول جمع آوری پلاسما را جمع آوری کند بررسي آنتن اين تورهاي آسيب پذير رو شناسايي و پرچم ميکنهدیودهيا سيم هاي طولاني رو بشکني

بررسی قوانین الکتریکی (ERC) دنبال مشکلات الکتریکی دیگر که توسط DRC یا LVS پوشش نشده اند. این ها شامل :

• شناور شناور ن
• ضربه هاي چاه گم شدن.
• قدرت و ارتباطات زمين نادرست.

فراموش کردن به اضافه کردن سلول های پر کننده می تواند به خوبی توقف کند این چک ها برای قوی الکتریکی طراحی نیمه راهنمای شما حیاتیه

دفاع و ارتش:

فوندری ها به یک محدوده خاصی از چگالی فلزی در سراسر چیپ نیاز دارن این کار یکسانی در طول کاش شیمیایی مکانیکی (CMP) را تضمین می کند، یک گام تولید کلید. اگر چگالی بیش از حد پایین یا بیش از حد بالا باشد، می تواند به سطحی ناسازگاری منجر شود و از دست دادن از دست رفت.

شما باید بررسی های چگالی را برای شناسایی منطقه ای که این قوانین رو نقض می کنند برای درست کردن منطقه های پایین، شما شکل فلز غیر عملکردی را اضافه می کنید، که به عنوان پر فلز شناخته می شود. ابزار و مسير شما ميتونه به طور خودکار انجامش بده ولی شما باید تایید کنید که طراحی نهایی پر شده بدون ایجاد DRC یا نقض زمانی رو برآورده میکنه

اف-گريد:

اين يه چک ساده ولي ضروريه این تأیید می کند که تمام پین های روی بلوک ها و طراحی بالای بالا روی شبکه تولید درست قرار دارند. اگر یک سنجاق خارج از جرم باشد، ابزارهای خودکار در بنیاد شاید نمی تواند به آن متصل شود. این خطای کوچک می تواند یک بلوک کامل یا حتی کل تراشه را غیر قابل استفاده کند. شما بايد اين چک رو اجرا کنيد تا مطمئن باشيد که هر نقطه اتصال کاملاً تراز باشد.

"چيپ" افکندن و "سيل نژاد":

پایان چیپ آخرین قدم تو ایجاد پرونده GDSII ـه این موضوع شامل اضافه کردن حلقه های مهر ، خطوط کاتبان و هر متن یا لوگو نیاز است . حلقه ي مهر يک ساختار فلزي در اطراف مرگ است. این مدار داخلی را از رطوبت و آلوده هایی محافظت می کند که بعد از بریده شدن از لبه ی مرگ میشود. شما بايد مطمئن باشيد که حلقه ي مهر به درستي ساخته شده و به قدرت يا زمين ارتباط بر اساس دستورالعمل هاي "هيسيلينکان" براي طراحي شما.

پرورشگاه و نفوذ:

بعد از تایید کردن طراحی شما قابل تولید است، شما باید همانطور که انتظارش رو انجام می دهد، بررسی کنید. اين مرحله و امضاي برق رو اطمينان ميده که تريپ شما سرعت، قدرت و اهداف قابل اعتمادش رو برآورده ميکنه طراحی که از لحاظ فیزیکی درست است اما نتوانست به اهداف عملیات رسیده باشد هنوز یک شکست است. شما بايد هر جنبه اي از رفتار ديناميک تراشه ات رو تحليل کنيد

:

تحلیل زمانی استان است. ازش براي تاييد طراحيت ميتونه با فرکانس هدفش در تمام شرايط عمل کنه بدون اجرای شبیه سازی کامل بررسی میکنه اين محاسبه ميکنه که توي هر مسير تو طراحي تو به تاخير مي افته

تحلیل شما باید برنامه ی فعالیت های کلیدی رو پوشش بده

• لاتینس: این زمان است که عملیات انجام می شود. STA به شما کمک می کند که راه هایی را تشخیص می دهد که در مرکز طولانی کمک می کنند.
• پهنای باندی: این عبور داده را اندازه گیری می کند. زمان بندی جلسه برای رسیدن به پهنای باند لازم در طراحی شما ضروری است.

پردازش های نیمه راهنمایی مدرن تغییرات قابل توجهی را معرفی می کند. سازمان تو بايد اين اثرات رو حساب کنه

ابزارهای پیشرفته استفاده می کنندتحلیل تغییرات آماری روی چیپ (SOCV)برای مدل این فرآیند تفاوت ها. واسه ضربه ، به يکي احتياج داريموتور تحلیل SI کامل که تمام پنجره های زمانی مربوط به آن را محاسبه می کند. این کار اطمینان می دهد که اندازه گیری زمانی شما دقیق و قابل اعتماد باشد.

:

شبکه قدرتت سيستم گردش سيستم تراشه اته تحلیل شبکه نیرویی صداقت خود را تأیید می کند. شما باید دو مسائل حیاتی را بررسی کنید: قفل IR و الکترو مهاجرت (EM).

• دوربین IR: همانطور که جریان از میان شبکه فلز می رود، ولتاژ به دلیل مقاومت می افتد. یک قطره ی آی آی افراطی می تواند سلول ها را کم کند و باعث شکست زمانی می شود. تحلیل شما باید تایید کنه که هر سلول ولتاژ کافی دریافت میکنه
• الکترو مهاجرینی (EM)چگالی بالا می تواند به صورت فیزیکی اتم های فلزی را در سیم های شما در طول زمان حرکت کند. اين ميتونه باعث باز کردن يا شلوار بشه که منجر به شکست تراشه ميشه شما بايد مطمئن باشيد که شبکه برق شما به اندازه کافي قوي است تا جريان ها رو بدون اينکه بدون رسيدگي کنه

بررسی این تحلیل با سناری های فعالیت واقعی عوض کردن برای ارزیابی دقیق شبکه ی تحویل قدرت ـه

پرونده ي "دومن":

SoCs مدرن برای مدیریت مصرف برق استفاده می کنند. باید بررسی کنید که این دامنه ها درست عمل می کنند. يه اشتباه ميتونه باعث فساد اطلاعات يا آسيب دائمي بشه تأييد شما بايد درستي ساختاري و عملکردي استراتژي مديريت قدرت شما رو تاييد کنه

شما باید چندین بررسی های بحرانی برای طراحی دامنه توان را انجام دهید.

• تأیید کنید که هر عبور سیگنال بین دامنه های قدرت سلول های منزویی یا تغییر دهنده سطح درست دارد.
• مطمئن شوید که هیچ ساعت و بازنشستگی یک تغییر دهنده نشد.
• بررسی های DRC و LVS و ولتاژ رو اجرا کن تا اتصال راه آهن برق رو اعتبار کنه
• تأیید کنید که خاموش شدن یک دامنه برق رابطه ای بین سایر بلوکهای IP فعال نمی کند.

هدفت اينهمطمئن شوید که یک دامنه به درستی وضعیت خود را پس از یک دنباله قدرت برق بازگرداند. همچنین باید تایید کنید که یک دنباله نادرست ثبت های نگهداری خراب نمی کند. رسیدن پوشش بالا برای برق و پایین برق برای طراحی قوی ضروری است.

تورمال و هوسپوت:

نمايش بالا گرما رو توليد ميکنه گرمای زیادی می تواند عملیات را تضعیف کند و طول عمر وسیله ی نیمه هدایت شما را کاهش دهد. شما باید یک تحلیل گرمایی انجام دهید تا بتوانید شناسایی و کاهش دهید. منطقه ای کوچک در تراشه است که به طور قابل توجهی از محیط اطرافش گرم تر می شود.

تحلیل گرمای پیشرفته استفاده میکنهمدل حرارتی چیپ) CTM (.

• CTM تراشه رو به يه شبکه خوب تقسيم ميکنه
• این جزئیات خروجی برق هر میدان شبکه به عنوان تابعی از دما می باشد.
• این روش دقیقا مکان های گرمایی رو پیش بینی میکنه

وقتي که داغ ها رو شناسايي کني ميتوني از تکنيک هايي مثل بقيه استفاده کنيمقیاس نمودی پویا و فرکانس) DVFS (براي مديريت اونا این شامل تنظیم ولتاژ چیپ و فرکانس در زمان واقعی برای کنترل دما است.

:

تحلیل درستی سیگنال (SI) اطمینان می دهد که سیگنال ها به طور پاکی از راننده به گیرنده سفر می کنند. صداقت ضعیف سیگنال می تواند باعث اشتباهات داده شود، مخصوصا در رابطه با سرعت بالا. شما باید شبکه های بحرانی را تحلیل کنید برای مشکلاتی مانند صدا و انعکاسی.

این تحلیل حیاتی برای رابطهای سرعتی مثل:

• USB
• اچ امی
• درگاه نمایش
• اترنت

ابزار اصلی برای علامت SI نمودار چشم است. یک چشم پاک و باز نشون میده سیگنال سالم معیارهای خاموش تان باید صفر باشدنقض ماسک چشمی. همچنین پارامترهای کلیدی را اندازه می دهیدارتفاع چشم:برای حاشیه صداعرض چشم:براي زمان بندي تحلیل سطحات ژنتر و ولتاژ تایید می کند که دریافت کننده می تواند به طور قابل مطمئن اطلاعات ورودی را تفسیر کند.

سيستم و رخداد:

این مرحله نهایی تایید میکنه کل سیستم شما با هم کار میکنه و برای استفاده طولانی مدت قابل اعتماد است. شما تکه ها رو تایید کردی حالا بايد طراحي کامل نيمه اداره رو اعتبار کني. این بررسی مقطع مطمئن می شود که تراشه شما نه تنها قابل تولید و قابل تولید باشد بلکه همچنین به طور کامل درست و قوی است. اين آخرين قدم اصليت قبل از اتمام نهاييه

: عشق :

شما باید تایید کنید که طراحی کامل شما همانطور که قصد دارد کار می کند. این شامل این میشهاجرای سناری های سطح برنامه برای اطمینان داشتن نرم افزار و سخت افزار درست تعامل. شما باید چندین نوع آزمایش رو انجام بدید تا طراحیتون رو به محدودیت هاش برسونید

• آزمون های پایهعملکرد اصلی رو با بسته های داده های ساده تایید کنید
• آزمایش های فشاریاستفاده از داده های افراطی ولی معتبر برای بررسی مرز عملیات
• آزمایش تصادفیاطلاعات گوناگون را تغذیه می کند تا مشکلات غیرمنتظره را کشف کند
• آزمون های خطابررسی کنید طراحی شما چگونه ورودی های نامعتبر است.

:

شبیه سازی سطح دروازه برای گرفتن حشرات هایی است که شبیه سازی RTL از دست می دهد. GLS از لیست شبکه پست سنتز استفاده می کند و به شما نمای دقیق تر از سخت افزار نهایی می دهد. این موضوع برای پیدا کردن مشکلات مربوط به زمان بندی حیاتی است.

GLS بهترین ابزار شما برای شناسایی مشکلات مثل شما استنقض زمانی، شرایط نژاد و سیگنال هایی که باعث تاخیر دروازه میشه شما باید شبیه سازی ها با داده های زمانی (SDF) را برای وارسی بازنشانی دنباله ها و بررسی برای برپایی و نقض نگه داشته باشید.

دزدی برای آزمایش

طراحي شما بايد بعد از توليد قابل آزمايش باشه طراحی برای آزمایش (DFT) شامل اضافه کردن ساختارهایی است که به آزمایشگران خودکار کمک می کند تا عیب هایی را پیدا کند. برای یک محصول نیمه ی موفق، شما باید پوشش اشتباه بالایی بدست بیارید اهداف صنعت اغلب نیاز دارندبیش از 99 درصد پوشش برای اشتباه های گیر و بیش از 90 درصد برای اشتباه های انتقال سریع. رسیدگی به این اهداف کلید حمل یک نیمه ی کیفیت بالا است.

"اس دي" و "تلچ-UP":

بايد از تراشه ات در برابر خطرات الکتريکي محافظت کني. تخلیه ای الکترواستاتیک (ESD) و بررسی های آزمایش را تایید می کنند که طراحی شما شامل مدار محافظی کافی است. این اطمینان میده که دستگاه شما می تواند در طی کنترل های ایستایی زنده بماند

پراکنده ي عمومي:

این آخرین قابل تحویل شما به بنیادخانه است بسته GDSII حاوی طرح بندی کامل تراشه شماست شما باید مطمئن شوید که بسته درست قالب بندی شده باشد و تمام پرونده ها و مستندات ها بر اساس مشخصات HiSilicon را شامل می شود.

---

این فهرست بررسی طراحی کامل دامنه های بحرانی برای خارج نوار HiSilicon شما را پوشش می دهد. طراحي شما نياز به تاييد فيزيکي و عملکردي داره می توانید فرآیند نوار خود را با این فهرست بررسی تغییر دهید. اين قمار هاي خطر بالا رو تغيير ميده به يه مهندسي قابل پيش بيني براي طراحي نيمه راهنمايي

یک روش انضباطی برای طراحی نیمه راهنمای شما قابل اعتماد ترین مسیر است. می توانید موفقیت نیمه را در راس اولین بار را به دست یابید. این طراحی نیمه ی اداره را اطمینان می دهد.

FAQ

بزرگترين اشتباه در يک فرايند نوار چيه؟

خطای حساسیت ترین خطا استفاده از یک PDK و یا یک نسخه ی IP تایید نشده است. این اشتباه ریسک های ناشناخته رو پیدا میکنه تو طراحی خودت رو روی یک پایه ناپایدار ساختی که می تونه باعث شکست فاجعه ای و تاخیر بزرگ بشه

چند بار بايد چک قوانين طراحي رو اجرا کني؟

تو بايد بيشتر اداره کني اجرای بررسی ها پس از مرحله کلید:

• ایجاد توری برق
• جایی سلول
• مسیر نهایی سیگنال

این فرایند ترکیب به شما کمک می کند که تولید تولید و زود نقض های تولید را پیدا کنید و زمان قابل توجهی را ذخیره کنید

چرا شبیه سازی سطح دروازه (GLS) اینقدر مهمه؟

GLS زمان بندي طراحي شما بعد از سنتز رو تاييد ميکنه این حشرات بحرانی رو پیدا میکنه که شبیه سازی های RTL از دست میده، مثل شرایط نژادی یا گلیچ ها از تاخیر دروازه. شما بايد GLS رو اجرا کنيد تا سخت افزارتون رو تاييد کنيد دقيقا همونطور که قبل از توليد انجام شده.

اگه يه چک کوچيک رو از دست بدي چي ميشه؟

حتی یه نظارت کوچک میتونه باعث شکست کامل نوار بشه به عنوان مثال، یک سنجاق خارج از گرید می تواند یک بلوک را غیر قابل استفاده کند. نقض آنتن گم شده هر چک توی این لیست برای موفقیت اولین سیلیکون ضروری است.✅